＜XILINX ISE Web PACK＞

Spartan3Aのロジック（デザイン）を開発するには、XILINXが提供する無償のISE Web PACKを使用します。
使用するためには、XILINXのHPでダウンロードを行い、ライセンスを取得する必要があります。

XILINXのHPへジャンプ

ISE WebPACKをインストールしたら、カメレオンUSB SPA3で使用するための、下記の注意点・情報を参照ください。

ISEを使用してSpartan3Aのコンフィグレーションに必要なbitファイルを作成します。
bitファイルはこちらのページで解説している、SPA3ライブラリを使用して、USB経由でPCアプリケーションからコンフィグレーションされます。
SPA3ライブラリはbitファイル内部に書き込まれているタイムスタンプをチェックして、タイムスタンプが異なるbitイメージが指定された場合は、コンフィグレーションを行う仕様になっています。このため、ISEでbitファイルを再生成後、作成中のPCアプリケーションを再起動するだけで、FPGAに反映させることができます。
専用のJTAGケーブルなどを用意しなくても、快適にPCと連動するアプリケーションを開発することが可能です。

＜デバイスの設定＞

カメレオンUSB SPA3に搭載されるデバイスの設定は下記のようになります。
新規でプロジェクトを作成する際に指定します。

＜カメレオンUSB SPA3用のUCFを使用＞

ISEなどのデザインツールは特に指定をしないと、デバイスの空いているピンを勝手に割り当てて使用します。
ところが、カメレオンUSB SPA3では予め基板内部のFX2LPと結線してあります。
従って、何も意識しないで開発を行うと、FX2LPの出力信号と、ISEが割り当てた出力信号がブッキングする可能性があります。

サンプルアプリケーションspd_chk16の中にも上記が記述されたucfファイルが含まれていますので、そちらを使用するのも一つの方法です。

＜JTAGクロックの設定＞

カメレオンUSB SPA3はFPGAのコンフィグレーションをJTAG経由で行います。
このため、ISEで生成するbitファイルの「FPGA Start-Up Clock」の設定を「JTAG Clock」に設定する必要があります。

Generate Programming Fileにカーソルを合わせ、右クリックで「Process properties」を選択します。


「Startup Options」を選択して「JTAG Clock」を選択します。

＜未使用ピンの扱い＞

未使用ピンをどの様に扱うかも、同じ「Process properties」の「Configuration Options」で設定できます。
FX2LPと結線している信号のucfへの記述漏れなどのトラブルを防止するために、「Pull Down」を選択しておくと多少は安心です。